SN74LS74A
技术资料——
SN74LS74A PDF技术资料
SN74LS74A 概述74LS74器件包含2路独立的D型上升沿触发器。在预设（PRE）或清零（CLR）端输入低电平可以对74LS74的输出端进行预设或复位，无视其他输入电平的高低。当PRE和CLR未被激活（高）时，数据端（D）的数据只要满足建立时间的要求，即可在时钟（CLK）脉冲的上升沿传送到输出端。74LS74的时钟触发发生在电平到达某个程度的时刻，而跟CLK上升时间的长短没有直接联系。在触发时间间隔内，74LS74的D端的数据可随意改变，而不影响输出端的电平。 |
|
|||||||||||||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
SN74LS74A 特性
|
||||||||||||||||||||||||||||||||
