芯片信息

引脚布局

（点击图片看大图）

PIC18F65J50 特性

• 通用串行总线特：
  • 兼容USB V2.0 的SIE
  • 低速（1.5 Mb/s）和全速（12 Mb/s）
  • 支持控制、中断、等时和批量传输
  • 支持最多32 个端点（双向16 对）
  • 用于USB 的3.9 KB 双重存取RAM
  • 片上USB 收发器
• 灵活的振荡器结构：
  • 用于USB 的高精度PLL
  • 两种外部时钟模式，频率最高可达48 MHz
  • 内部31 kHz 振荡器，可调节的内部振荡器，频率范围为31 kHz 至8 MHz
  • 辅助振荡器使用Timer1@32kHz
  • 故障保护时钟监视器：
    • 在外部时钟停止时允许安全关闭器件
• 外设特点：
  • 灌电流/ 拉电流峰值为25 mA/25 mA （PORTB和PORTC）
  • 4 个可编程外部中断
  • 4 个输入电平变化中断
  • 2 个捕获/ 比较/PWM （CCP）模块
  • 3 个增强型捕获/ 比较/PWM （ECCP）模块：
  • 1个、2 个或4 个PWM 输出
  • 可选择的极性
  • 可编程的死区时间
  • 自动关闭和自动重启
  • 2 个主控同步串行端口（MSSP）模块，支持共4 种模式下的3 线SPI 以及I2C™ 模块的主控和从动模式
  • 8 位并行主端口/ 带16 位地址线的增强型并行从端口
  • 2 个带输入复用的模拟比较器
  • 最多12 路通道的10 位模数转换器模块（A/D）：
    • 自动采集功能
    • 可在休眠模式下进行转换
  • 2 个增强型可寻址的USART模块：
    • 支持RS-485、RS-232 和LIN 1.2
    • 起始位上自动唤醒
    • 自动波特率检测（Auto-Baud Detect， ABD）
• 单片机的特殊功能：
  • 输入端可承受5.5V 电压（仅数字引脚）
  • 低功耗高速CMOS 闪存技术
  • 针对可重入代码而优化的C 编译器架构
  • 功耗管理模式：
    • 运行：打开CPU 和外设
    • 空闲：关闭CPU，打开外设
    • 休眠：关闭CPU 和外设
  • 中断优先级
  • 可在软件控制下自编程
  • 8 x 8 单周期硬件乘法器
  • 扩展的看门狗定时器（Watchdog Timer，WDT）
    • 可编程周期从4 ms到131 s
  • 通过两个引脚进行单电源供电在线串行编程（ICSP™）
  • 通过两个引脚，使用三个断点进行在线调试（ICD）
  • 工作电压范围：2.0V 到3.6V
  • 片上2.5V 稳压器
  • 可承受10000 次擦写，数据保存期为20 年的闪存程序存储器